三星提出三阶段HBM路线，zHBM设想把处理器置于DRAM下方
cHBM、aHBM 与 zHBM 逐步把定制逻辑和计算移入内存，但功耗投影、散热与量产时间仍待验证。
原始标题：Hot Chips 2026: Samsung reveals a three-phase HBM roadmap that puts logic and compute inside memory — zHBM ultimately stacks DRAM directly on top of the processor
三星在 Hot Chips 2026 展示了一条把更多逻辑逐步移入 HBM 的三阶段路线。Tom’s Hardware 的现场报道将它概括为 cHBM、aHBM 和 zHBM：路线从定制逻辑基底开始，进一步把部分处理单元放到 DRAM 堆栈下方，最终设想让处理器直接位于 DRAM 之下。这是架构方向的披露，并不是已经确定的量产计划。
第一阶段 cHBM 保留传统 DRAM 堆栈，但针对特定加速器定制逻辑基底。报道指出，先进逻辑工艺可以缩小接口电路，并把原来由处理器承担的部分功能移入基底。第二阶段 aHBM 则计划在基底中加入选定的处理单元，让带宽受限的工作尽量靠近内存执行，而计算密集型任务仍留在 GPU。
第三阶段 zHBM 的变化更大：处理器不再与 HBM 并排放在中介层上，而是置于 DRAM 堆栈正下方。三星在会上给出的模型称，相比 HBM5，zHBM 的 I/O 功耗可降低约70%；另一个模型把它与四堆 HBM4E 系统比较，预计带宽约为2.3倍、内存功耗低约100W。这些数字都是三星的投影，报道没有提供独立复现或客户芯片结果。
热设计和制造难度仍是路线能否落地的关键限制。报道引述三星称，zHBM 目前瞄准约四层堆叠，低于传统 HBM 可采用的12层或16层，原因正是散热；同时还需要晶圆对晶圆和混合铜键合，并要求 DRAM 与 SoC 团队更紧密地协同设计。容量、带宽、功耗和良率之间仍需重新平衡。
三星没有给出三个阶段的明确上市时间。现阶段可以确认的起点是 HBM4 采用先进逻辑基底，而 cHBM、aHBM 和 zHBM 仍处在由近及远的路线图中。接下来应关注三星是否公布客户合作、样片规格、实测功耗与散热、混合键合良率，以及各阶段的送样和量产窗口；在这些信息出现前，路线图不能当作可采购产品。