Everspin展示4GB CXL MRAM平台，持久内存接入服务器但量产门槛仍在
这套4GB原型让MRAM以CXL内存语义位于DRAM与NAND之间；客户工作负载、链路速度和容量成本仍决定它能否走出演示。
Everspin在SNIA开发者大会展示了一个把MRAM经CXL接入服务器的工作平台。它的意义不在于MRAM已经替代DRAM或NAND，而在于持久内存第一次以CXL内存语义进入了标准服务器链路：断电后数据仍可保留，同时可被处理器像内存一样访问[1]。这为检查点、键值缓存和写入缓冲提供了介于易失性内存与SSD之间的候选层级。
已演示的配置很小也很具体：Supermicro服务器、AMD EPYC 9355、Alveo U250 FPGA和Wolley控制器，搭配四条1GB DDR4 MRAM UDIMM，形成4GB连续地址空间[1][2]。Everspin称其写入可比NAND SSD快至100倍；这是厂商基准说法，尚未由客户工作负载独立验证[1]。EE Times报道，该系统通过MemTester和Google Stress App测试，Everspin将其定位为高性能持久缓存，而非NAND替代品[2]。
对存储产业而言，变化在接口而非容量。CXL可把外接资源放入内存语义下访问，因此让原本局限于专用插槽或小众设备的持久介质更容易进入服务器评估流程。John Wood的分析是，若应用真正受断电恢复、日志或KV缓存延迟限制，持久MRAM有机会减少在DRAM与SSD之间搬运和落盘的等待；但它只证明了接入路径可行，尚未证明成本、容量密度或整机吞吐足以改变主流内存配置。
反证同样明确。Blocks & Files称演示主机链路为PCIe Gen3 x8，尽管控制器IP兼容CXL 3.2；4GB原型也远低于数据中心常见DRAM和闪存池规模[3]。Everspin自己称平台已可供客户测试，而非宣布量产产品或客户部署[1]。接下来应看真实工作负载下的延迟、持续带宽、每GB成本和断电恢复表现，以及是否出现采用更高速链路的设计导入。在这些数据出现前，这更像一项可验证的架构演示，而不是MRAM需求或NAND份额已经改变的证据。
相关来源
文中的关键事实、公司说法与分析判断按声明对应到以下来源。