NVIDIA 将 NVHBM 控制器移入 HBM 基底，称可释放25% XPU面积
该公司称新架构相对标准HBM4E可把带宽提高最多30%、HBM功耗降15%；独立验证、供应商和量产时间尚未披露。
控制器从 XPU 移到 HBM 基底
英伟达8月26日把 NVHBM 纳入 NVLink Fusion。该方案不改变 HBM 的高带宽定位，而是把原本位于定制XPU上的内存控制器移入 HBM 堆栈的基底芯片，XPU保留较小的定制PHY。英伟达称，相比标准 HBM4E，这一设计可带来最高30%的带宽提升、15%的HBM功耗下降，并释放最高25%的XPU计算裸片面积。这些均为英伟达的架构主张，尚无独立基准测试。
价值在于缩短定制芯片的集成路径
传统做法把控制器放在XPU上，会占用本可用于计算的硅面积。把它移至基底芯片，意味着客户可把更多XPU版图分给计算逻辑；同时，英伟达称将建立可由多家内存供应商提供的标准实现，以减少不同供应商之间的集成和认证工作。对自行设计AI加速器的云厂商而言，这种接口和供应链安排，可能比单一带宽数字更有实际意义。
首个合作方不等于量产需求
英伟达公布Amazon的Annapurna Labs将率先参与 NVHBM，并把它与Trainium4支持NVLink Fusion的计划相连。但公告没有披露已认证的内存厂商名单、样品时间、价格、容量配置或出货量。因此，合作确认的是开发方向，不能证明NVHBM已形成新的HBM采购规模，也不能据此推断现有GPU机柜会采用它。
带宽和功耗数字仍需工作负载验证
Tom’s Hardware的独立报道提醒，NVHBM不是通用HBM的替代品，而是面向NVLink Fusion定制芯片伙伴的组件。带宽提高只有在内存受限的推理或训练负载中才可能转化为更高吞吐；系统性能还取决于计算、网络、软件和散热。15%的功耗下降同样只是英伟达相对于标准HBM4E的声明，公开资料没有给出可复现的整机测量。
下一步看供应商与可复现结果
John Wood的判断是，NVHBM把竞争从单纯堆叠带宽，推进到控制器、PHY和多供应商认证的共同设计；它的商业价值取决于能否降低定制XPU的验证成本。接下来应关注内存伙伴是否公布、Trainium4或其他客户芯片的实际采用时间，以及在相同模型、容量和系统功耗口径下的带宽与性能数据。在这些证据出现前，30%和15%应被视为厂商目标，而非已验证的市场结果。