삼성, 3단계 HBM 로드맵 공개…zHBM은 DRAM 아래 프로세서 배치
cHBM·aHBM·zHBM은 로직과 일부 연산을 메모리에 가깝게 옮기지만 전력 전망과 양산 일정은 아직 검증되지 않았다.
원문 제목: Hot Chips 2026: Samsung reveals a three-phase HBM roadmap that puts logic and compute inside memory — zHBM ultimately stacks DRAM directly on top of the processor
삼성은 Hot Chips 2026에서 더 많은 로직을 HBM 안으로 옮기는 3단계 로드맵을 설명했다. 현장을 보도한 Tom’s Hardware는 이를 cHBM, aHBM, zHBM으로 정리했다. 맞춤형 로직 베이스 다이에서 시작해 일부 처리 요소를 DRAM 스택 아래에 넣고, 마지막에는 프로세서를 DRAM 바로 밑에 배치하는 구상이다. 확정된 양산 계획이 아니라 아키텍처 방향을 밝힌 발표다.
첫 단계 cHBM은 기존 DRAM 스택을 유지하면서 특정 가속기에 맞게 아래 로직을 설계한다. 보도에 따르면 첨단 로직 공정을 쓰면 인터페이스 회로 면적을 줄이고 기존에 호스트 프로세서가 맡던 기능 일부를 베이스 다이로 옮길 수 있다. 두 번째 aHBM은 베이스 다이에 선택된 처리 요소를 넣어 메모리 병목 작업을 데이터 가까이에서 수행하고, 계산 집약 작업은 GPU에 남기는 구상이다.
zHBM은 배치를 더 크게 바꾼다. 프로세서와 HBM을 인터포저 위에 나란히 두지 않고 프로세서를 DRAM 스택 바로 아래에 둔다. 삼성 발표 모델은 HBM5 대비 I/O 전력을 약70% 줄일 수 있다고 했고, 다른 모델은 HBM4E 4스택 시스템보다 DRAM 대역폭이 약2.3배이면서 메모리 전력은 약100W 낮다고 제시했다. 이는 삼성의 전망이며 독립 재현이나 고객 칩 결과는 공개되지 않았다.
열과 제조가 핵심 제약이다. 삼성은 발열 때문에 zHBM을 약 4단 적층으로 보고 있으며, 기존 HBM의 12단·16단보다 낮다. 웨이퍼 간 접합과 하이브리드 구리 본딩, DRAM과 SoC 팀의 긴밀한 공동 설계도 필요하다. 용량·대역폭·전력·열·수율을 함께 맞춰야 한다.
삼성은 세 단계의 확정 출시 시점을 밝히지 않았다. 현재 확인 가능한 출발점은 HBM4의 첨단 로직 베이스 다이다. 고객 참여, 샘플 사양, 실제 시스템 전력과 온도, 본딩 수율, 단계별 샘플링·양산 일정이 다음 확인 항목이다. 그 전에는 이 로드맵을 주문 가능한 제품으로 볼 수 없다.