에버스핀, 4GB CXL MRAM 플랫폼 시연…서버 연결은 입증됐지만 양산 장벽은 남아

에버스핀은 SNIA 개발자 콘퍼런스에서 MRAM을 Compute Express Link로 서버에 연결하는 작동 플랫폼을 시연했다. 이는 MRAM이 DRAM이나 NAND를 대체했다는 뜻이 아니다. 전원이 꺼져도 데이터를 보존하면서 프로세서가 메모리처럼 주소 지정할 수 있는 지속성 메모리를 표준 서버 경로의 CXL 메모리 시맨틱스로 노출했다는 점이 핵심이다[1]. 체크포인트, 키값 캐시, 쓰기 버퍼에 휘발성 메모리와 SSD 사이의 후보 계층이 생길 수 있다.

시연 구성은 작고 구체적이다. AMD EPYC 9355가 장착된 슈퍼마이크로 서버, Alveo U250 FPGA, Wolley 컨트롤러와 1GB DDR4 MRAM UDIMM 네 개를 조합해 연속 4GB 주소 공간을 만들었다[1][2]. 에버스핀은 NAND SSD보다 쓰기가 최대 100배 빠를 수 있다고 주장한다. 이는 회사의 벤치마크 주장으로 고객 워크로드에서 독립 검증된 결과는 아니다[1]. EE Times는 이 플랫폼이 MemTester와 Google Stress App 테스트를 통과했고, 에버스핀이 이를 NAND 대체품이 아니라 고성능 지속성 캐시로 본다고 보도했다[2].

저장장치 산업에서 변화는 용량보다 인터페이스에 있다. CXL은 외부 자원을 메모리 시맨틱스로 접근하게 하므로, 특수 슬롯이나 틈새 장비에 묶였던 지속성 매체를 서버에서 더 쉽게 평가할 길을 연다. John Wood의 분석으로 복구, 로그, KV 캐시 지연이 실제 병목인 응용에서는 DRAM과 SSD 사이의 이동 및 기록 대기 시간을 줄일 가능성이 있다. 그러나 이는 연결 경로가 작동함을 보인 것일 뿐 비용, 밀도, 전체 시스템 처리량이 주류 메모리 구성을 바꾼다는 증거는 아니다.

반증도 분명하다. Blocks & Files는 컨트롤러 IP가 CXL 3.2를 지원하지만 시연 호스트 링크는 PCIe Gen3 x8이었다고 보도했다. 4GB 시제품은 데이터센터의 일반적인 DRAM과 플래시 풀보다도 훨씬 작다[3]. 에버스핀은 고객 테스트가 가능하다고 말했을 뿐, 양산 제품이나 고객 배치를 발표하지는 않았다[1]. 실제 워크로드의 지연시간, 지속 대역폭, GB당 비용, 전원 장애 뒤 복구 성능과 더 빠른 링크를 쓰는 설계 채택이 다음 확인 지점이다. 그 전까지 이는 검증 가능한 아키텍처 시연이지 MRAM 수요나 NAND 점유율이 이미 바뀌었다는 증거는 아니다.