NVIDIA, NVHBM 컨트롤러를 HBM 베이스 다이로 이전…XPU 면적 25% 확보 주장

NVIDIA는 8월 26일 NVLink Fusion에 NVHBM을 추가했다. 이 설계는 HBM의 고대역폭 메모리 역할을 바꾸기보다, 맞춤형 XPU에 있던 메모리 컨트롤러를 HBM 스택의 베이스 다이로 옮기고 XPU에는 더 작은 맞춤 PHY를 남긴다. NVIDIA는 표준 HBM4E와 비교해 대역폭을 최대 30% 높이고 HBM 전력을 15% 낮추며 XPU 컴퓨트 다이 면적을 최대 25% 더 확보할 수 있다고 밝혔다. 이는 NVIDIA의 아키텍처 주장으로 독립 벤치마크는 아직 없다.

기존 설계에서는 XPU의 컨트롤러가 연산에 쓸 수 있는 실리콘을 차지한다. 이를 베이스 다이로 옮기면 XPU의 더 많은 면적을 컴퓨트 로직에 배정할 수 있다. NVIDIA는 여러 메모리 공급사가 제공할 수 있는 표준 구현도 만들겠다고 했으며, 이는 공급사별 통합과 인증 부담을 줄이려는 구상이다. 자체 AI 가속기를 설계하는 클라우드 사업자에게는 이 인터페이스와 공급망 방식이 단일 대역폭 수치보다 더 중요할 수 있다.

NVIDIA는 Amazon의 Annapurna Labs를 첫 NVHBM 협력사로 발표하고, 이 계획을 Trainium4의 NVLink Fusion 지원 계획과 연결했다. 그러나 인증된 메모리 공급사, 샘플 시점, 가격, 용량 구성, 출하량은 공개하지 않았다. 따라서 협력은 개발 방향을 확인할 뿐, 새로운 HBM 구매 규모나 기존 GPU 랙의 채택을 증명하지는 않는다.

Tom’s Hardware는 NVHBM이 범용 HBM의 대체재가 아니라 NVLink Fusion 맞춤형 칩 파트너를 위한 구성 요소라고 지적했다. 대역폭 증가는 메모리 병목 추론·학습 작업에서만 처리량 증가로 이어질 수 있으며, 시스템 성능은 컴퓨트·네트워크·소프트웨어·냉각에도 좌우된다. 15% 전력 수치도 표준 HBM4E와 비교한 NVIDIA의 주장일 뿐 공개 자료에는 재현 가능한 시스템 측정이 없다.

John Wood의 분석은 NVHBM이 경쟁의 초점을 적층 대역폭만이 아니라 컨트롤러, PHY, 다중 공급사 인증의 공동 설계로 옮긴다는 것이다. 상업적 가치는 맞춤형 XPU의 검증 비용을 실제로 낮추는지에 달려 있다. 다음으로 봐야 할 증거는 메모리 파트너 공개, Trainium4 또는 다른 고객 칩의 채택 시점, 동일 모델·용량·시스템 전력 기준의 대역폭 및 성능 결과다. 그 전까지 30%와 15%는 검증된 시장 결과가 아니라 공급사 목표로 봐야 한다.