SamsungがHBMの3段階構想、zHBMはDRAM直下にプロセッサ
cHBM、aHBM、zHBMはロジックと一部演算をメモリーへ近づけるが、電力予測と量産時期は未検証だ。
原題：Hot Chips 2026: Samsung reveals a three-phase HBM roadmap that puts logic and compute inside memory — zHBM ultimately stacks DRAM directly on top of the processor
SamsungはHot Chips 2026で、より多くのロジックをHBMへ移す3段階の構想を示した。会場を取材したTom’s HardwareはcHBM、aHBM、zHBMと整理している。カスタムロジックのベースダイから始まり、一部の処理要素をDRAMスタックの下へ移し、最終的にはプロセッサをDRAM直下に置く。確定した量産計画ではなく、アーキテクチャーの方向を示した発表である。
第1段階のcHBMは従来のDRAMスタックを残し、特定アクセラレーター向けに下部ロジックを設計する。先端ロジック工程によってインターフェース回路を小さくし、従来ホスト側が担った機能の一部をベースダイへ移せるという。第2段階のaHBMは選んだ処理要素をベースダイへ加え、メモリー律速の処理をデータの近くで行い、計算負荷の高い処理はGPUに残す構想だ。
zHBMは物理配置をさらに変える。プロセッサとHBMをインターポーザー上に並べず、プロセッサをDRAMスタック直下へ置く。SamsungのモデルはHBM5比でI/O電力を約70%削減できるとし、別の比較ではHBM4Eを4スタック使うシステムよりDRAM帯域幅が約2.3倍、メモリー電力が約100W低いと予測した。いずれもSamsungの投影で、独立再現や顧客チップの結果は示されていない。
熱と製造が重要な制約になる。発熱のためzHBMは約4段を想定し、従来HBMで可能な12段・16段より低い。ウェハー同士の接合、ハイブリッド銅接合、DRAMとSoCチームの密な共同設計も必要だ。容量、帯域幅、電力、熱、歩留まりを同時に調整しなければならない。
Samsungは3段階の明確な発売時期を示していない。確認できる出発点はHBM4の先端ロジック・ベースダイだ。顧客参加、サンプル仕様、実測電力と温度、接合歩留まり、各段階のサンプルと量産時期が次の確認点となる。それまでは注文可能な製品とみなせない。