Everspin、4GBのCXL MRAM基盤を実演――サーバー接続は示したが量産の壁は残る
4GBの試作機はCXLのメモリーセマンティクスでMRAMをDRAMとNANDの間に置く。顧客ワークロード、リンク速度、容量コストが実演後の採用を左右する。
EverspinはSNIA開発者会議で、MRAMをCompute Express Link経由でサーバーに接続する動作基盤を実演した。これはMRAMがDRAMやNANDを置き換えたという意味ではない。電源断後にもデータを保持しながら、プロセッサーがメモリーとしてアドレス指定できる永続メモリーを、標準サーバー経路のCXLメモリーセマンティクスとして公開した点に意味がある[1]。チェックポイント、キー・バリューキャッシュ、書き込みバッファーでは、揮発性メモリーとSSDの間の候補層となる。
実演構成は小規模かつ具体的だった。AMD EPYC 9355搭載のSupermicroサーバー、Alveo U250 FPGA、Wolleyコントローラーと1GB DDR4 MRAM UDIMMを4枚組み合わせ、連続した4GBのアドレス空間を作った[1][2]。Everspinは書き込みがNAND SSDより最大100倍速い可能性があると主張するが、これは会社のベンチマークであり、顧客ワークロードで独立検証された結果ではない[1]。EE Timesは、同基盤がMemTesterとGoogle Stress Appの試験を通過し、EverspinがNAND代替ではなく高性能な永続キャッシュとして位置付けていると報じた[2]。
ストレージ業界での変化は容量よりインターフェースにある。CXLは外部リソースをメモリーセマンティクスで扱えるため、専用スロットやニッチ装置に縛られていた永続メディアをサーバー上で評価しやすくする。John Woodの分析では、復旧、ログ、KVキャッシュの遅延が実際の制約である用途なら、DRAMとSSDの間でデータを移動・書き込む待ち時間を減らせる可能性がある。ただし、これは接続経路の実現性を示しただけで、コスト、密度、システム全体のスループットが主流メモリー構成を変えられる証拠ではない。
反証も具体的だ。Blocks & Filesは、コントローラーIPがCXL 3.2に対応する一方、実演のホストリンクはPCIe Gen3 x8だったと報じた。4GBの試作機はデータセンターで一般的なDRAMやフラッシュのプールよりはるかに小さい[3]。Everspinは顧客試験の準備ができたと述べたのであって、量産製品や顧客導入を発表したわけではない[1]。実ワークロードでのレイテンシー、持続帯域幅、GB当たりコスト、電源障害後の復旧性能、より高速なリンクを使う設計採用が次の確認点となる。それまでは、これは検証可能なアーキテクチャ実演であり、MRAM需要やNANDシェアが既に変化した証拠ではない。
関連出典
記事中の主要な事実、企業の主張、分析判断を以下の根拠に対応付けています。