Micron、4F² DRAMをロードマップに置かず――密度競争は6F²延伸と3D構造へ

Micronは10月21日の技術ウェビナーで、4F² DRAMは現時点で製品ロードマップに入っていないと説明した。Tom’s HardwareとTrendForceは、同社のScott DeBoerがDRAMのbit密度は6F²から4F²への名目上のレイアウト変更より、キャパシターのピッチと寸法によって決まると述べたと報じた。これはMicron自身の技術・経済性に関する主張であり、競合の歩留まり、コスト、製品計画を独立に検証したものではない。

4F²は一般に6F²より約3分の1小さいセル面積を狙う構造と説明され、平面DRAMの縮小を続ける候補とみなされてきた。ただし、面積表記がそのまま販売可能なbit密度ではない。トランジスターの上にはなおキャパシターがあり、キャパシターピッチが同時に縮まなければ、下層の配置変更がウェハー当たり有効bitの比例的な増加にならない可能性がある。Micronは4F²が工程の複雑さとコストを増やし、縮小を続けると物理的な制約に当たると主張する。これを比較できるコスト曲線、試作歩留まり、量産データは公開されていない。

従って今回の発言はMicronの経路選択であって、4F²に対する業界全体の判定ではない。TrendForceは、Micronが6F²を延伸しつつ3D DRAMを長期の代替手段として扱うと報じた。IEEE IRDSの資料も、6F²から4F²への移行をDRAMスケーリング研究の一経路として残している。技術的実現性、製造経済性、量産時期は業界横断では未解決だ。CXMTは4F²サーバーDDR5 RDIMMを進めるとしているが、公表済みの製品仕様、歩留まり、顧客認定がないため、コスト優位を比べる根拠はない。

見るべき尺度はセル形状だけでなく、製造連鎖全体へ移っている。キャパシターのアスペクト比、積層とボンディング、露光工程、欠陥管理、ウェハー当たり良品bitがコストを左右する。6F²を継続して縮小できれば、Micronは中間アーキテクチャの移行を避けられる。反対に3D統合、熱管理、歩留まりが期待に届かなければ、4F²を飛ばす選択は移行期の負担となり得る。Micronの3D DRAMについて、比較可能な時期や単価の公開資料はまだない。

次に確認すべきなのは、Micronによるノード・ボンディング・3D DRAMの量産時期と原価指標、他社による4F²の実ダイ面積・歩留まり・製品仕様、そして顧客認定がDDR出荷へ結び付くかである。それまでは、今回の発言を業界が4F²を放棄した証拠ではなく、一社が技術経済性をどう判断したかとして読むのが妥当だ。