NVIDIA、NVHBMの制御器をHBMベースダイへ移設——XPU面積を25%確保と主張

NVIDIAは8月26日、NVLink FusionにNVHBMを加えた。これはHBMの高帯域幅メモリーとしての役割を変えるのではなく、カスタムXPU上にあったメモリーコントローラーをHBMスタックのベースダイへ移し、XPUには小型のカスタムPHYを残す設計だ。NVIDIAは標準HBM4E比で帯域幅を最大30%高め、HBM電力を15%下げ、XPUコンピュートダイの面積を最大25%増やせると主張する。これらはNVIDIAのアーキテクチャ上の主張であり、独立ベンチマークではない。

従来設計ではXPU上のコントローラーが、本来は演算に使えるシリコンを占める。ベースダイへ移せば、XPU面積のより多くをコンピュートロジックに割り当てられる。NVIDIAは複数のメモリー供給企業から利用できる標準実装も整えるとしており、企業ごとの統合・認定作業を減らす狙いだ。自社AIアクセラレーターを設計するクラウド企業にとって、このインターフェースと供給網の考え方は単独の帯域幅数値以上に重要になり得る。

NVIDIAはAmazonのAnnapurna Labsを最初のNVHBM協力先に挙げ、取り組みをTrainium4のNVLink Fusion対応計画と結び付けた。ただし、認定済みメモリー供給企業、サンプル時期、価格、容量構成、出荷量は明らかにしていない。従って協力は開発方向を確認するにとどまり、新たなHBM調達規模や既存GPUラックでの採用を示すものではない。

Tom’s Hardwareは、NVHBMが汎用HBMの代替品ではなく、NVLink Fusionのカスタムチップパートナー向け部品だと指摘する。帯域幅の増加がスループット増加につながるのはメモリー律速の推論・学習であり、システム性能はコンピュート、ネットワーク、ソフトウェア、冷却にも左右される。15%の電力値も標準HBM4EとのNVIDIA比較であり、公開資料には再現可能なシステム測定がない。

John Woodの分析では、NVHBMは競争の軸を積層帯域幅だけから、コントローラー、PHY、複数供給企業の認定を一体で設計する方向へ移す。商業価値はカスタムXPUの検証コストを実際に下げられるかにかかる。次に見るべきなのはメモリーパートナーの公表、Trainium4など顧客チップでの採用時期、同じモデル、容量、システム電力条件での帯域幅・性能結果だ。それまでは30%と15%を検証済みの市場結果ではなく、供給企業の目標として扱うべきだ。